PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-264602

(43) Date of publication of application: 12.10.1993

(51)Int.CI.

G01R 13/32

(21)Application number : 03-357777

(71)Applicant : SONY TEKTRONIX CORP

(22)Date of filing:

26.12.1991

(72)Inventor: JIEFURII OO BURATSUDOFUOODO

RICHIYAADO DABURIYUU SUPEEN

(30)Priority

Priority number : 90 633872


Priority date: 26.12.1990

Priority country: US

(54) METASTABLE CONDITION DETECTING APPARATUS

(57)Abstract:

PURPOSE: To provide a metastable condition detecting apparatus which can effectively detect whether there is the possibility of a metastable condition or not. CONSTITUTION: A metastable condition detecting apparatus detects whether there is the possibility of metastable condition of a digital circuit or not which receives a first signal (trigger signal) and a second signal (trigger-hold off signal) which are asynchronous with each other. The apparatus is provided with a first latch 34 which memorizes the information of a first state of a first signal before a second signal transfers to a prescribed state, a second latch 36 which memorizes the information which shows the transfer of the first signal to a second state to the first state during a set time gap after the second signal transfers to the prescribed state. and an and-gate 44 which generates a signal which shows whether the condition transfer of the first and the second signals occurs within a set period or not corresponding to the information in the first and the second latches.



LEGAL STATUS

[Date of request for examination]

24.06.1993

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration

[Date of final disposal for application]

[Patent number]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-264602

(43)公開日 平成5年(1993)10月12日

(51)Int.Cl.⁵

識別記号

庁内整理番号

FI

技術表示箇所

G 0 1 R 13/32

J 8203-2G

審査請求 未請求 請求項の数1(全 9 頁)

(21)出願番号

特願平3-357777

(22)出願日

平成3年(1991)12月26日

197

(31)優先権主張番号

633872

(32)優先日

1990年12月26日

(33)優先権主張国

米国(US)

(71)出願人 000108409

ソニー・テクトロニクス株式会社

東京都品川区北品川5丁目9番31号

(72)発明者 ジェフリー・オー・ブラッドフォード

アメリカ合衆国オレゴン州97229 ポートランド ノース・ウェスト リーハイ・ロ

− F 9838

(72)発明者 リチャード・ダブリュー・スペーン

アメリカ合衆国カリフォルニア州92124

サンディエゴ マタドール・コート


10371

(54) 【発明の名称】 メタステーブル状態検出装置

(57)【要約】

【目的】デジタル回路に関してメタステーブル状態の可能性があるか否かを効果的に検出し得るメタステーブル 状態検出装置を提供すること。

【構成】互いに非同期関係の第1信号(トリガ信号)及び第2信号(トリガ・ホールドオフ信号)を受けるデジタル回路のメタステーブル状態の可能性があるか否かを検出するメタステーブル状態検出装置。第2信号の所定の状態遷移前に第1信号の第1状態を表す情報を記憶する第1ラッチ34と、第2信号の上記所定の状態遷移後、所定時間間隔中に上記第1信号の上記第1状態から第2状態への遷移を表す情報を記憶する第2ラッチ36と、第1及び第2ラッチ内の情報に応じて上記第1及び第2信号の状態遷移が上記所定の期間内に発生したか否かを表す信号を発生するアンド・ゲート44とを備えている。



【特許請求の範囲】

【請求項1】 各々2状態間で遷移する互いに非同期関 係の第1及び第2信号を受け、デジタル回路のメタステ ーブル状態の可能性があるか否かを検出するメタステー ブル状態検出装置であって、

上記第2信号の所定の状態遷移前に上記第1信号の第1 状態を表す情報を記憶する第1記憶手段と、

上記第2信号の上記所定の状態遷移後、所定時間間隔中 に上記第1信号の上記第1状態から第2状態への遷移を 表す情報を記憶する第2記憶手段と、

上記第1及び第2記憶手段内の情報に応じて上記第1及 び第2信号の状態遷移が上記所定の期間内に発生したか 否かを表す検出信号を発生する検出出力手段とを備える ことを特徴とするメタステーブル状態検出装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、タイミング・ジッタに 起因する誤差を排除する為のメタステーブル状態検出装 置に関する。

[0002]

【従来技術及び発明が解決しようとする課題】高速オシ ロスコープでデジタル回路を測定する場合に、デジタル 回路の不安定状態に起因するタイミング・ジッタ (以下 単にジッタという)が問題になる。オシロスコープの内 部信号の論理状態間の遷移と殆ど同時に外部被測定信号 がある状態から別の状態に遷移する時にジッタが発生す る。この現象は、外部信号がデジタル信号であろうとア ナログ信号であろうと発生する。回路設計者は、以前か らこのような「競合」状態の問題に気付いており、全て の信号を共通のシステム・クロックで駆動する同期型回 30 路を使用することにより、論理信号の遷移時点の一致の 問題を排除しようと努力してきた。

【0003】このような競合状態が論理回路において問 題になるのは、例えば、フリップ・フロップの異なる入 力端に夫々供給された2つの信号が論理状態を殆ど同時 に遷移した時に、そのフリップ・フロップの出力状態が 不定状態になるような場合である。大抵は出力結果は正 しくなるが、回路の状態が最終の安定状態に達するまで 出力信号は無意味な遷移を続けることもある。また、予 測出来ない遅延時間の経過後に出力信号が最終状態に移 るとともある。とのような予測出来ない不安定な信号状 態をメタステーブル状態と呼んでいる。

【0004】オシロスコープの如き測定器では、測定用 内部信号と外部から印加された被測定信号との同期関係 を保証することは出来ない。このような同期関係が保証 されない信号の組み合わせの一例は、トリガ信号とトリ ガ・ホールド・オフ信号である。トリガ信号は、一般に 被測定外部信号から導かれるものなので、未知の波形特 性を持った時間的に勝手に変化する信号である。オシロ

フ信号のような種々の信号が内部回路で発生する。トリ ガ・ホールド・オフ信号は、現在の測定が完了し、オシ ロスコープが次の測定の準備が出来るまで次のトリガ信 号が発生するのを防止する為の信号である。次の新しい トリガ信号をオシロスコープが発生するのと殆ど同時に トリガ・ホールド・オフ信号が論理状態を遷移した場合 にジッタが発生するかも知れない。どの程度の時間的な 一致がジッタの原因となるかは、トリガ信号及びトリガ ・ホールド・オフ信号によって駆動されるデジタル回路 10 の既知の電気的特性から決まる。

2

【0005】二重同期回路のような従来の技術は、上述 の問題を軽減するがトリガのジッタをなくすことは出来 ない。この二重同期回路は、米国オレゴン州、ビーバー トンのテクトロニクス社が製造している11000シリ ーズの如き種々のオシロスコーブに使用されている。

【0006】図6は、従来の二重同期回路8のブロック 図である。との回路では、非同期型デジタル回路のメタ ステーブル状態の影響を軽減出来るがなくすことは出来 ない。トリガ・ホールドオフ信号とトリガ信号が第1フ リップ・フロップ 14のD入力端及びクロック入力端C 20 に夫々供給される。トリガ信号の論理状態の立ち上がり 遷移に応じてD入力端の状態がフリップ・フロップ14 のQ出力端16に発生する。このQ出力端16の信号 は、D入力端のトリガ・ホールドオフ信号の論理状態変 化と同時に入力端12のトリガ信号が状態変化した場合 にメタステーブル状態となるかも知れない。

【0007】このメタステーブル状態になる確率を低減 する為に、第2フリップ・フロップ18のD入力端がフ リップ・フロップ14のQ出力端16に接続されてい る。フリップ・フロップ18のクロック入力端Cは、遅 延素子20を介してトリガ信号を受ける。この遅延素子 20によりトリガ信号に与えられる遅延時間は、フリッ プ・フロップ14の信号伝播時間より長い。遅延素子2 0は、複数のゲートを直列接続したり、長いケーブルを 使用する等により実現され、その出力端のトリガ信号を 所望時間遅延させるととが出来る。従って、フリップ・ フロップ18は、フリップ・フロップ14のQ出力端1 6の信号と遅延素子20からの信号を入力信号として受 ける。

【0008】二重同期回路8の動作は、フリップ・フロ ップ14の出力端16の信号がメタステーブル状態にな っても、遅延素子20を介して遅延トリガ信号出力22 がフリップ・フロップ18に供給されるまでの間に安定 するであろうという仮定に基づいている。従って、第2 フリップ・フロップ18の出力24は、信頼できる主ホ ールドオフ信号であると考えられる。この二重同期回路 8の問題は、確率は小さいが、第1フリップ・フロップ 14の出力端16に信号が発生する時点が遅延素子20 からの遅延トリガ信号より遅れること、又は出力端16 スコープが一旦トリガされると、トリガ・ホールド・オ 50 の信号が正しい論理状態に安定せずフリップ・フロップ

18の出力端24の信号の信頼性を損なうことである。 【0009】メッツによる米国特許第4797572号 (特開昭63-200071号)の公報に開示されたト リガ再同期回路もトリガのジッタを軽減するが完全に除 去することは出来ない。この特許の説明によれば、従来 のトリガ検出回路の後段に遅延素子及び論理ゲートを設 けることにより、遅延素子の伝播時間を超えるような時 間的なずれがトリガ信号とトリガ・ホールドオフ信号と の間にない限りトリガ信号のジッタの問題を除去できる としている。このメッツによる回路も同期回路の別の形 10 態に過ぎない。

【0010】トリガのジッタは、特に高速デジタル・サンブリング・オシロスコーブにおいて大きな問題となる。すなわち、トリガ・ジッタがあるとサンブリングされ、記憶された測定点が不正確な位置に表示されるので波形表示が混乱し、表示全体をクリアするまでその混乱が継続するからである。更に、オシロスコーブの測定帯域幅が広がると、それにつれてトリガ帯域幅も広げる必要が生じ、測定帯域幅以上のトリガ帯域幅を実現しなければならない。トリガ帯域幅を広げることは、トリガの時間的ジッタの原因となるメタステーブル状態の発生確率を増加することを意味する。

【0011】とのように、メタステーブル状態に起因するトリガ・ジッタの発生を軽減するだけでなくジッタを除去することが重要である。生憎と、ジッタを低減する為の従来の回路構成では、ジッタの発生を防ぐ為に設計する論理回路の有効帯域幅を犠牲にする傾向があったのである。

【0012】従って、本発明の目的は、デジタル回路に 関してメタステーブル状態の可能性があるか否かを効果 的に検出し得るメタステーブル状態検出装置を提供する ことである。

[0013]

【課題を解決する為の手段】本発明は、各々2状態間で 遷移する互いに非同期の第1及び第2信号を受けるデジ タル回路のメタステーブル状態の可能性があるか否かを 検出するメタステーブル状態検出装置を提供している。 との装置は、第2信号の所定の状態遷移前に第1信号の 所定の第1状態を表す情報を記憶する第1記憶手段34 と、第2信号の所定の状態遷移後、所定時間間隔中に上 記第1信号の上記第1状態から第2状態への遷移を表す 情報を記憶する第2記憶手段36と、上記第1及び第2 記憶手段内の情報に応じて上記第1及び第2信号の状態 遷移が上記所定の期間内に発生したか否かを表す検出信 号を発生する検出出力手段44とを備えている。

[0014]

【実施例】図1は、本発明に係る論理状態遷移検出器28の一実施例の構成を示すブロック図である。この検出器28は、遅延素子32によって決まる所定の時間間隔の範囲以内でトリガ信号とトリガ・ホールドオフ信号の

論理変化が発生した場合に出力端30にメタステーブル 状態の発生可能性を示すメタステーブル可能信号を発生 する。メタステーブル状態が発生するのは、論理装置の 製造元で決めている特定の時間よりも短い間隔で論理入 力信号が状態遷移した場合である。論理装置には、入力 される論理信号の最小セットアップ時間及び最小ホール ド時間等を特定した仕様書が添付されている。本発明で は、オシロスコーブの論理回路がメタステーブル状態に ならずに動作できるようにセットアップ時間及びホール ド時間の仕様からはずれて論理状態が遷移した場合を検 出する。遅延素子32で与えられる遅延時間は、トリガ 信号及びトリガ・ホールドオフ信号により駆動される論 理回路の仕様を満足する為のセットアップ時間及びホールド時間以上に設定される。

【0015】図1において、トリガ信号は2つの記憶素子、ラッチ34及び36のD入力端に供給される。トリガ・ホールドオフ信号は、ラッチ34のC入力端及び遅延素子32の入力端に供給される。遅延素子32の出力端子38から出力される遅延トリガ・ホールドオフ信号は、ラッチ36のC入力端に供給される。ラッチ34及び36は、後述するようにフォロー・アンド・ホールド・ラッチとして動作する。

【0016】一般に、C入力信号が真(論理「1」)であれば、Q出力は、D入力端の入力信号の論理状態に従う(即ち、フォローする)。C入力端が偽(論理

「0」)であれば、D入力端に最後に印加された信号の 論理状態を維持(即ち、ホールド)している。オシロス コープのトリガ回路において、時間的に問題となる瞬間 は、トリガ・ホールドオフ信号が真から偽に変化する時 に発生するので、ラッチ34はトリガ・ホールドオフ信 号が偽に変化する時にトリガ信号の論理状態を出力端3 9に出力し、ラッチ36は、遅延素子32からの遅延ト リガ・ホールドオフ信号が偽に変化する時にトリガ信号 の状態をQ出力端42に出力する。

【0017】遅延トリガ・ホールドオフ信号が偽に変化 した後でラッチ34及び36のQ出力端39及び42が 同じ論理状態であれば、トリガ・ホールドオフ信号が遅 延素子32を通過する際にトリガ信号が論理状態を変化 していないことになる。もし、遅延トリガ・ホールドオ フ信号が偽に状態変化した後にQ出力端39及び42が 異なる論理状態であれば、トリガ・ホールドオフ信号が 遅延素子32を通過する間にトリガ信号の論理状態が変 化したことになる。即ち、トリガ信号とトリガ・ホール ドオフ信号の状態変化の一致程度は、遅延素子32の伝 **播遅延時間までの時間量の範囲である。ラッチ34及び** 36に記憶された論理状態の違いは、ラッチ34の反転 Q出力端40とラッチ36のQ出力端42とから異なる 入力をアンド・ゲート44に供給することによって検出 する。アンド・ゲート44の出力端30は、図1の検出 回路28の出力端であって、ここからメタステーブル状

れる。

態の発生可能性を示すメタステーブル可能信号が発生さ

【0018】遅延素子32は、その出力端38からの出 力よりは少ない遅延量のトリガ・ホールドオフ信号を出 力する遅延タップ45を有する。遅延タップ45は、こ の例では遅延素子32の中央に設けられている。実際の 動作では、遅延タップ45の位置、即ちそこから出力さ れる信号の遅延量は、本発明を実現する論理回路に必要 なセットアップ時間及びホールド時間によって決まる。 【0019】図2は、図1の状態遷移検出回路28とト リガ検出用フリップ・フロップ50とを含む本発明の一 実施例の回路図である。トリガ信号検出用フリップ・フ ロップ50では、C(クロック)入力端52にトリガ信 号が供給され、D入力端には遅延索子32の遅延タップ 45からの遅延トリガ・ホールドオフ信号が供給され る。遅延タップ45の出力は、駆動する論理回路の条件 に応じて反転信号か非反転信号かの何れでも良い。との トリガ検出用フリップ・フロップ50の場合には、トリ ガ・ホールドオフ信号が偽の時にD入力端54の信号が、 真であるべきなので、遅延素子32の遅延タップ45の 20 出力信号を反転する必要がある。論理状態の反転の技法 については、遅延素子32の遅延時間及びタップの条件 と共に後述する。

【0020】説明の便宜上、遅延素子32の伝播遅延時間を200ナノ秒とし、遅延タップ45が遅延素子の中央に位置しているものとする。トリガ・ホールドオフ信号が時点0で論理状態が偽に遷移したとすると、遅延タップ45の信号は100ナノ秒後に真に変化し、トリガ検出用フリップ・フロップ50をイネーブル状態にする。その後、時点0から200ナノ秒以上経過した後にトリガ信号の論理状態が真に変化したとすると、トリガ検出用フリップ・フロップ50のQ出力端56の論理状態は、論理状態遷移検出回路28の動作より遅れて変化するのでメタステーブル状態の発生可能性を示すメタステーブル可能信号が検出出力端30から発生しない。

【0021】しかし、もしトリガ信号が時点0から15 0ナノ秒経過時点で真に遷移した場合には、トリガ検出 用フリップ・フロップ50のQ出力端56は、論理遷移 検出回路28の動作時間内に変化するので、検出出力端 40 30からメタステーブル状態の可能性を示すメタステー ブル可能信号が発生される。

【0022】時点0から50ナノ秒経過時点でトリガ信号が真に遷移した場合には、トリガ検出用フリップ・フロップ50のD入力端54にタップ45からの遅延トリガ阿ホールドオフ信号が到着する前にフリップ・フロップ50の状態が変化することになる。これは、遅延素子32の遅延時間で決まる論理状態遷移検出回路28の動作時間内なので、遷移検出出力端30からメタステーブル状態の可能性を示すメタステーブル可能信号が出力さ50

れる。

【0023】上述の3つの例が示しているように、メタステーブル可能信号が発生しないのにトリガ検出用フリップ・フロップ50が論理状態を変化させるのは、遅延素子32のタップ出力端45に遅延トリガ・ホールドオフ信号が真に変化した時点からラッチ36のセットアップ時間及びホールド時間に0.1ナノ秒を加えた時間経過以後にトリガ信号が発生したのをC入力端52が検出するという条件の場合だけである。

6

【0024】遅延素子32の伝播遅延時間がラッチ34 及び36並びにトリガ検出用フリップ・フロップ50の セットアップ時間及びホールド時間に比べて十分に長い 場合には、フリップ・フロップ50は、トリガ信号の状 態遷移とトリガ・ホールドオフ信号の状態遷移との時間 差が遅延素子32の伝播遅延時間を超えている場合のみ トリガのメタステーブル状態と無関係となる。トリガ検 出用フリップ・フロップ50のQ出力端56は、オシロ スコープで通常使用される主トリガ信号を表している。 【0025】図3は、本発明をオシロスコープに応用し た場合の一実施例の構成を示すブロック図である。この 回路は、例えば米国カリフルニア州サンジェゴのアプラ イド・マイクロ・サーキッツ・コーポレーション(AM CC)が製造販売しているQ3500シリーズの如きE CL(エミッタ結合論理)ゲート・アレイを用いて構成 されている。当業者が本発明の回路を構成する際に、他 のメーカの例えばTTLのような異なる論理ゲート又は 分離型の論理チップ等を用いても良いし、それらを組み 合わせても良いことは勿論である。本発明の新規性又は 有用性に何等影響することなく構成した回路の性能を更 新することは可能である。遅延素子32の伝播遅延時間 も異なる論理ゲート・ファミリーの異なるセットアップ 時間及びホールド時間等の仕様に合わせて変更する必要 もあるであろう。

【0026】図3において、トリガ・ホールドオフ信号はパッファ論理素子58及び60を介してトリガ検出用フリップ・フロップ50のリセット入力端(AR)57に供給される。これらパッファ58及び60は、トリガ・ホールドオフ信号の負荷を低減する為のものである。トリガ検出用フリップ・フロップ500の出力機50

トリガ検出用フリップ・フロップ50のQ出力端56は、トリガ・ホールドオフ信号が真である限り偽の状態に維持されている。トリガ・ホールドオフ信号は、バッファ58及び60により遅延された後にトリガ検出用フリップ・フロップのリセット入力端57に供給される。バッファ58及び60の遅延時間を補償する為に、バッファ62、64及び66がバッファ58及び60の遅延時間を超える時間だけトリガ・ホールドオフ信号を遅延させ、との遅延トリガ・ホールドオフ信号がラッチ34のC入力端と遅延素子32の入力端37に供給される。バッファ62、64及び66による遅延時間は、トリガ検出用フリップ・フロップ50のリセット信号が確実に

偽になってからトリガ検出用フリップ・フロップ50の C入力端のトリガ信号が真になるようにトリガ検出用フ リップ・フロップ50の製造元の仕様書に記載されたリ セット解除時間に基づいて設定されている。

【0027】図3において、論理信号線の多くは差動対を構成している。上述のAMCCのQ3500シリーズのようなECL論理の場合、差動対を用いると論理動作を高速化し且つ回路のノイズ除去比を改善することが出来る。信号の論理状態の反転は、単に差動対の一方と他方を交換して接続するだけで容易に行える。例えば、遅0 塩素子32に入力されたトリガ・ホールドオフ信号の状態を反転するには、遅延タップ45において必要な反転の為の接続交換を行えば良い。トリガ信号は、バッファ68を介してラッチ34及び36のD入力端並びにトリガ検出用フリップ・フロップ50のC入力端52に非反転信号として供給される。

【0028】論理状態遷移検出回路28は、ラッチ34及び36、遅延素子32、アンド・ゲート44並びにバッファ70で構成されている。遅延素子32は、直列論理バッファ74、76、78及び80で構成されている。バッファ78の入力端の論理信号反転遅延素子32の入力端37での速い方の信号の補償の為であり、これによりラッチ36のC入力端に適切な極性の信号を供給出来る。アンド・ゲート44の入力端には、ラッチ34のQN出力40とラッチ36のQ出力42が供給される。アンド・ゲート44の出力端は、バッファ70の入力端に接続されている。バッファ70の出力端30は、メタステーブル可能信号を発生する。

【0029】トリガ検出用フリップ・フロップ50は、図2について説明したのと本質的に同様の動作を行う。バッファ68の出力端73に出力されるバッファ出力トリガ信号は、トリガ検出用フリップ・フロップ50のC入力端に供給され、遅延素子32のタップ45に出力されるタップ出力トリガ・ホールドオフ信号は、フリップ・フロップ50のD入力端に供給される。フリップ・フロップ50のQ及びQN出力端は、バッファ72に接続され、このバッファ72の出力は、主トリガ信号となる。

【0030】図4は、本発明に係る重要な信号のタイミング図である。A行のバッファ出力トリガ信号は、フリップ・フロップ50のC入力端52、ラッチ34のD入力端及びラッチ36のD入力端に供給される。フリップ・フロップ50のセットアップ時間及びホールド時間は、このタイミング図ではバッファ出力トリガ信号波形の立ち上がりエッジの影部で示されている。

【0031】B行のタップ出力トリガ・ホールドオフ信号は、フリップ・フロップ50のD入力端54に供給される信号である。との波形の立ち上がりエッジの影部は、フリップ・フロップ50のC入力端54に供給されるAのバッファ出力トリガ信号に対してフリップ・フロ

ップ50のセットアップ時間及びホールド時間の制限に タップ出力トリガ・ホールドオフ信号が違反してメタス テーブル状態となり得る時間を示している。

【0032】C行のフリップ・フロップ50のQ出力56の波形は、フリップ・フロップ50のメタステーブル 状態の可能性の為に論理状態が不安定となる時間領域を 示している。

【0033】D行のバッファ出力トリガ・ホールドオフ信号は、ラッチ34のC入力端と遅延素子32の入力端37に供給される。ラッチ34のセットアップ時間とホールド時間は、この波形の影部に示されている。遅延素子32の入力端37からタップ端子45までの遅延時間は、ラッチ34のホールド時間とフリップ・フロップ50のセットアップ時間の和以上に設定する必要がある。【0034】E行の遅延トリガ・ホールドオフ信号は、ラッチ36のC入力端に供給される。遅延素子32のタップ端子45から出力端38までの遅延時間は、フリップ・フロップ50のホールド時間とラッチ36のセットアップ時間との和以上の時間に設定される。ラッチ36のセットアップ時間との和以上の時間に設定される。ラッチ36のセットアップ時間とびホールド時間は、この波形の影部として示されている。

【0035】上述のようにタイミング条件が成立した場合には、回路は正常に動作し、ラッチ34及び36並びにフリップ・フロップ50の3つの素子の1つのみがメタステーブル状態となり得るだけである。残りの3つの信号は、ライン下に示したラッチ34のQN出力端40の波形、ラインGに示したラッチ36のQ出力42の波形及びラインHに示したバッファ70の出力端30の波形である。これらは、上述の信号に対して通常の動作関30係にある場合を示している。ラインHの信号は、メタステーブル可能信号を表している。

【0036】論理状態遷移検出回路28及びトリガ検出 用フリップ・フロップ50は、以下に説明するようにデ ジタル・サンプリング・オシロスコープの回路として用 いられる。図5は、本発明を利用したデジタル・サンプ リング・オシロスコープ98の実施例の構成を示すブロ ック図である。このオシロスコープの被測定外部信号が 入力増幅器100に供給され、ことから内部トリガ信号 がトリガ入力回路102に供給される。通常、被測定信 号は繰り返し信号であり、各波形サイクル毎にトリガ信 号が発生される。トリガ検出用フリップ・フロップ50 は、プリセット可能掃引カウンタ104及び時間間隔測 定ユニット106を駆動する主トリガ信号を発生する。 ブリセット可能掃引カウンタ104は、バス110を介 してプロセッサ108に信号を送り、プロセッサ108 は、これによりプログラム・メモリ112に記憶された プログラムを実行し、波形のサンプリングを行う。トリ ガ・ホールドオフ信号が同時にバス110に供給され る。プロセッサ108は、サンプリング・クロック回路 114を起動し、これによりサンプル・ホールド回路1

10

16は波形のサンプリングを実行し、ADC(アナログ・デジタル変換器)は波形サンプルをデジタイズする。 波形がデジタイズされるにつれて、波形の振幅を表すデータが波形メモリ120の適当なアドレスに記憶される。 このアドレスは、時間間隔測定ユニット106により測定された各サンプル点の等価時点に対応している。 波形メモリ120からデータが繰り返し読み出され、DAC(デジタル・アナログ変換器)122を介してCRT表示装置124に波形が表示される。

【0037】とのオシロスコープのデジタイズ過程は、 十分に高速なので各掃引毎に刷毛以上の数多くの点サン プリングすることが出来る。掃引を多数回繰り返すこと により、表示装置124上の表示波形は連続した実線波 形として表示される。各掃引期間中、トリガ・ホールド オフ信号が真になるので余分なトリガ信号に応じて掃引 が早過ぎる時点で再起動されるのを防止出来る。掃引の 完了直後のプリセット可能掃引カウンタ104で決まる 時点で、トリガ・ホールドオフ信号が偽状態に変化す る。もし、トリガ・ホールドオフ信号が偽状態に変化す る際に新しいトリガ信号が発生すると、トリガ検出用フ リップ・フロップ50で発生するメタステーブル状態に 起因する主トリガ信号によって時間間隔測定ユニット1 06が誤って起動するかも知れない。この結果生じるタ イミング誤差により、掃引期間中にデジタイズされた波 形サンプル点が波形メモリ120の間違った等価時点の アドレスに記憶され、表示波形にジッタが発生するかも 知れない。

【0038】上述のような状況下では、本発明の状態遷移検出回路28は、メタステーブル可能信号を発生するので、この信号に応じてオシロスコープ98は、このよ 30うなタイミングの信頼出来ない掃引期間にデジタイズされた波形サンブルを除去することになる。波形サンブルの除去は種々の方法で実現出来るが、好適な方法としては、プロセッサ108がプログラムを実行してオシロスコープのデジタイジング・システムを制御する際に使用するフラグをメタステーブル可能信号に応じてセットすることである。このフラグにより上述のデジタイズ処理に割り込みをかけ、メタステーブル可能信号が偽状態となった場合の主トリガ信号を受けるまで波形メモリにデ

【0039】非同期回路のメタステーブル状態に起因するジッタを除去する本発明の方法及び装置は、他の多くの電子回路にも応用可能である。オシロスコーブの場合には上述のようにトリガ検出回路や任意の遅延時間を設定する遅延トリガ・タイマーで使用される。非同期信息

ジタイズした波形サンプルを記憶するのを停止する。

には上述のようにトリガ検出回路や任意の遅延時間を設定する遅延トリガ・タイマーで使用される。非同期信号を使用する応用例では、誤差、タイミングの乱れ、信号欠落その他の不都合がメタステーブル状態に起因して発生し得るので、これらの問題を当業者は本発明を利用して解決することが出来る。このような応用の具体的な例は、例えばマルチ・ボート・メモリ制御回路、信号取込システム、ヒューマン・インタフェース結合装置等が考えられる。

[0040]

【発明の効果】本発明のメタステーブル状態検出装置は、非同期関係にある2つの信号が所定の期間内に遷移したか否かを検出することにより、メタステーブル状態の発生可能性があるか否かを表す信号を発生することが出来るので、メタステーブル状態に起因するデジタル回路における不都合を除去するのに極めて有益である。

【図面の簡単な説明】

【図1】本発明の一実施例の構成を示すブロック図である。

【図2】図1の回路にトリガ検出用フリップ・フロップ を追加した実施例の構成を示すブロック図である。

【図3】本発明に係る他の実施例の構成を示すブロック図である。

【図4】図3の回路の動作を説明する為のタイミング図である。


【図5】本発明を応用したデジタル・サンプリング・オシロスコープの構成を示すブロック図である。

【図6】従来の二重同期回路の構成を示すブロック図である。


【符号の説明】

- 32 遅延素子
- 34 第1記憶手段 (ラッチ)
- 36 第2記憶手段 (ラッチ)
- 44 出力手段 (アンド・ゲート)


[図1]




【図2】




【図6】




[図3.]



【図5】



【図4】



ė .

. .